## (19) 世界知的所有権機関 国際事務局



## . I 1980 ENDOUGH BERNE HOND BENE ERHOL BAN EN HE BENE HOUR HEEL HOUR HON BENE HER HEEL HOUR HOUR HOUR HOUR HEEL

## (43) 国際公開日 2005 年3 月10 日 (10.03.2005)

PCT

# (10) 国際公開番号 WO 2005/022380 A1

(51) 国際特許分類7:

G06F 9/30, H03K 19/173

(21) 国際出願番号:

PCT/JP2004/012380

(22) 国際出願日:

2004年8月27日(27.08.2004)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ: 特願2003-306357

2003 年8 月29 日 (29.08.2003) JP

- (71) 出願人 (米国を除く全ての指定国について): アイピーフレックス株式会社 (IPFLEX INC.) [JP/JP]; 〒 1410021 東京都品川区上大崎二丁目27番1号 Tokyo (JP).
- (72) 発明者; および
- (75) 発明者/出願人(米国についてのみ): 佐藤 友美(SATO,


Tomoyoshi) [JP/JP]; 〒1410021 東京都品川区上大崎 二丁目 2 7 番 1 号 アイピーフレックス株式会社内 Tokyo (JP).

- (74) 代理人: 今井彰 (IMAI, Akira); 〒3900811 長野県松本市中央1丁目4番20号日本生命松本駅前ビル8階 Nagano (JP).
- (81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
- (84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY,

/続葉有/

(54) Title: DATA PROCESSING DEVICE

(54) 発明の名称: データ処理装置



26...BOUNDARY CONDITION

24... INTERFACE CIRCUIT INFORMATION

23... DIVIDED CIRCUIT INFORMATION

(57) Abstract: A data processing device uses an architecture code (20) including: object circuit information (23) for mapping an object circuit as at least a part of a circuit for executing an application, to a part of a logic circuit which can be dynamically reconfigured; interface circuit information (24) for mapping the interface circuit in contact with the object circuit, to the logic circuit; and a boundary condition (26) to be realized in the interface circuit. The data processing device includes: a load unit for acquiring the architecture code (20); a mapping unit for mapping the object circuit and the interface circuit into the logic circuit area by the object circuit information (23) and the interface circuit information (24) in the architecture code; and an operation control unit for controlling the interface circuit according to the boundary condition (26) of the architecture code.

KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

2文字コード及び他の略語については、定期発行される 各PCTガゼットの巻頭に掲載されている「コードと略語 のガイダンスノート」を参照。

#### 添付公開書類:

一 国際調査報告書

## (57) 要約:

本発明においては、アプリケーションを実行するための回路の少なくとも一部であるオブジェクト回路を動的に再構成可能な論理回路の一部にマッピングするためのオブジェクト回路情報(23)と、オブジェクト回路に接するインタフェース回路を論理回路にマッピングするためのインタフェース回路情報(24)と、インタフェース回路において実現する境界条件(26)とを含むアーキテクチャコード(20)を使用する。

本発明のデータ処理装置は、アーキテクチャコード(20)を取得するロードユニットと、アーキテクチャコードのオブジェクト回路情報(23)及びインタフェース回路情報(24)により、論理回路領域にオブジェクト回路とインタフェース回路をマッピングするマッピングユニットと、アーキテクチャコードの境界条件(26)にしたがってインタフェース回路を制御する動作制御ユニットを有する。